電氣(qi)絕(jue)緣材(cai)料高(gao)電場(chang)介電、損耗測試(shi)系(xi)統(tong)可(ke)實現(xian)從低頻(pin)到(dao)高(gao)頻信(xin)號的(de)輸出(chu)與(yu)測量(liang)，系(xi)統(tong)由工(gong)控機(ji)發(fa)出(chu)指(zhi)令(ling)，單片(pian)機(ji)控制FPGA發出(chu)測量(liang)波形(xing)，FPGA壹(yi)路信號控制不同(tong)頻率(lv)幅值的(de)信號由高(gao)壓放大器(qi)進(jin)行電壓(ya)放大後，施加(jia)在(zai)樣(yang)品上，另(ling)壹(yi)路施加(jia)在(zai)鎖(suo)相放大器(qi)作(zuo)為參考(kao)信(xin)號，不(bu)同(tong)頻率幅值的(de)高(gao)壓信(xin)號加(jia)載(zai)樣(yang)樣(yang)品上，樣(yang)品測量(liang)的(de)信號測量(liang)後，再(zai)回傳(chuan)FPGA測試(shi)板卡(ka)。測量(liang)的(de)數據再(zai)由單片(pian)機(ji)回傳(chuan)工(gong)控機(ji)進(jin)行數據處(chu)理。

MLCC高(gao)壓電(dian)容(rong)器(qi)高(gao)電場(chang)介電損耗電滯(zhi)回線(xian)系(xi)統(tong)可(ke)實現(xian)從低頻(pin)到(dao)高(gao)頻信(xin)號的(de)輸出(chu)與(yu)測量(liang)，系(xi)統(tong)由工(gong)控機(ji)發(fa)出(chu)指(zhi)令(ling)，單片(pian)機(ji)控制FPGA發出(chu)測量(liang)波形(xing)，FPGA壹(yi)路信號控制不同(tong)頻率(lv)幅值的(de)信號由高(gao)壓放大器(qi)進(jin)行電壓(ya)放大後，施加(jia)在(zai)樣(yang)品上，另(ling)壹(yi)路施加(jia)在(zai)鎖(suo)相放大器(qi)作(zuo)為參考(kao)信(xin)號，不(bu)同(tong)頻率幅值的(de)高(gao)壓信(xin)號加(jia)載(zai)樣(yang)樣(yang)品上，樣(yang)品測量(liang)的(de)信號測量(liang)後，再(zai)回傳(chuan)FPGA測試(shi)板卡(ka)。測量(liang)的(de)數據再(zai)由單片(pian)機(ji)回傳(chuan)工(gong)控機(ji)進(jin)行數據處(chu)理。

高(gao)電場(chang)介電、損耗、漏電流測試(shi)系(xi)統(tong)可(ke)實現(xian)從低頻(pin)到(dao)高(gao)頻信(xin)號的(de)輸出(chu)與(yu)測量(liang)，系(xi)統(tong)由工(gong)控機(ji)發(fa)出(chu)指(zhi)令(ling)，單片(pian)機(ji)控制FPGA發出(chu)測量(liang)波形(xing)，FPGA壹(yi)路信號控制不同(tong)頻率(lv)幅值的(de)信號由高(gao)壓放大器(qi)進(jin)行電壓(ya)放大後，施加(jia)在(zai)樣(yang)品上，另(ling)壹(yi)路施加(jia)在(zai)鎖(suo)相放大器(qi)作(zuo)為參考(kao)信(xin)號，不(bu)同(tong)頻率幅值的(de)高(gao)壓信(xin)號加(jia)載(zai)樣(yang)樣(yang)品上，樣(yang)品測量(liang)的(de)信號測量(liang)後，再(zai)回傳(chuan)FPGA測試(shi)板卡(ka)。測量(liang)的(de)數據再(zai)由單片(pian)機(ji)回傳(chuan)工(gong)控機(ji)進(jin)行數據處(chu)理。